購入したパワーJ-ＦＥＴ。サーミスタを接着中。 5mAの時のVgsを調べておいた。 発振防止のためのゲート抵抗をつける。 回路図と基板図を示す。 完成したところ。無事に調整できた。
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。
